ディー・クルー・テクノロジーズ Blog

bookmark_borderPLL (2)

今回は「PLL(その2)」です。

前回はPLLに不可欠な位相比較器をビヘイビアモデルを使ってモデル化しました。

今回は、電圧制御発振器(VCO)をモデル化してPLL全体の動作を、位相や周波数を分かりやすい電圧に置き換えてPLLを説明してみたいと思います。

PLLは、位相比較器、フィルタ+チャージポンプ、電圧(または電流)制御発信器、分周器の4つの要素で作る事ができます。

(チャージポンプや分周器はPLLの性能や機能を高めるための回路で、PLLに必須の回路ではありません。)

VCOも位相比較器と同じように1MHz=1Vと定義して等価モデルを作ります。こちらは、位相比較器より簡単に電圧制御電圧源(VCVS)のみモデル化できます。

.param fo=10

.param dfp=’0.1/3.3′

.param Kv=’1/(2*dfp)’

.param Vref=1.65

e0 out 0 Value=fo*(2/(exp((Vref-v(vc))/Kv)+1))

周波数(1MHz)を電圧(1V)で表現すればよいので好みの計算式を入れるだけです。

上の例では自然対数を使って、Vcに1.65Vを与えた時に10MHz(10V)が、Vc=0~3.3Vと変えると周波数は9.5~10.5MHzと変化するようにパラメータを設定しています(下図参照)。

続いて前回の位相比較器(PC)と合わせて、PLL全体をシミュレーションしてみます。

今回のVCOと前回のPD(位相比較器)をサブサーキットにして、ラグリードフィルタ(R0,R1,C0)と利得100dBの圧縮アンプ(E0)、VCOの制御電圧の雑音除去用に1次のLPF(R2,C1)で構成しています。R3はオープンループ特性などをシミュレーションするときに都合が良いので、入れていますが、実際には0Ωにします。

PDの出力PhもVCOの制御Vciも電圧なので、実際にPLLに使う回路をそのまま使ってシミュレーションが出来るところが都合いいところです。

R3をOPENにしてシミュレーションしたオープンループ特性を上図に示します。利得特性(赤線)が0dBとなる周波数(1MHz)の位相が85°であることから、十分な位相余裕が確保できています。このときの各部品の定数は下記に通りです。

.param r0=510 r1=10k c0=1n

.param r2=1k c1=10p

このままR3をSHORTにして、過渡解析を実施した結果を下図に示します。

2usecでレファレンス周波数(FR)を10MHz => 11MHzと変えたときの過渡解析です。約1uscで安定して収束しています。

PLLは時間に関連する操作をする回路なので理解しにくいし、実際の回路のまま過渡解析をすると時間がかかる嫌な回路なのですが、電圧制御発振器(VCO)と位相比較器(PD)の扱う周波数や位相をビヘイビアモデルで電圧に置き換えることで、解析時間も短くなるし、理解も簡単になると思います。

次回は、PLL特有の特性(ロックレンジやシーズインレンジなど引き込みに関する特性)を今回のモデルを使って説明したいと思います。(美斉津)

bookmark_borderPLL (1)

今回は「PLL(1)」です。

PLLはPhase Locked Loopの略なので、位相がロック(つまり固定した)ループなのです。あらゆる電子器機や機械などPLLを使わない物は無いと言って良いくらい使われています。その基本的な仕組みを何回かに分けて紹介したいと思います。

ループって名前がついていることから、PLLはネガティブフィードバックループ(負帰還)の回路方式です。

Phase,つまり位相を固定(Lock)するためのフィードバック回路です。

普通の負帰還回路と何が違うのかというと、扱う対象が”位相”という時間軸のパラメータを扱うことです。

電圧や電流をある基準に合わせる事は想像しやすいですが、位相をある”基準の位相”に合わせる事は想像するのが難しいのではないかと思います。位相や周波数を分かりやすい電圧に置き換えてPLLを説明してみたいと思います。

PLLは、位相比較器、フィルタ+チャージポンプ、電圧(または電流)制御発信器、分周器の4つの要素で作る事ができます。

(チャージポンプや分周器はPLLの性能や機能を高めるための回路で、PLLに必須の回路ではありません。)

要素間の接続は上の図のようなのですが、問題なのはその扱う信号(情報)が全て電圧(もしくは電流)ではない事です。

電圧制御発振器から出てくる重要な情報は周波数だし、位相比較器は二つの信号の周波数や位相を比較して電圧に変換します。これらの種類が異なる情報を扱う上で重要なポイントは、”位相は周波数の時間積分”という基本的な法則をどう考えるかです。”位相は周波数の時間積分”とは・・・「1Hz周波数がずれた2つの信号の出力は、1秒後に1周期ずれ、2秒後には2周期、3秒後には・・・と時間と共にドンドンずれる」・・・ということなのですが、当たり前すぎてピンとこないと思います。

位相比較器が行っている事を周波数や位相を電圧に置き換えて考えてみます。

例えば、1MHz=1V、1周期(360°)=1Vと定義します。

1MHz周波数がずれている2つの信号間には1usec後に1周期分のずれが出る事になります。

つまり、”1Vずれた信号を入れた回路の出力が1usec後に1Vになるような回路”にすれば、位相比較が出来る事になります。

電子回路で上の回路は電流源とコンデンサで意外と簡単に作れます。

なので、電流をコンデンサに入力すると、時間で積分した結果が電圧として出てきます。回路は下のようになります。

f1とf2に入力した電圧(つまり周波数)差を時間で積分した結果がPoutに出てくるわけですが、差電圧が1V(つまり1MHz)の時、1usec後のPoutは1Vになるように、C0を1uFにしています。

入力に1Vと1.1Vを入力すると・・・

周波数に発生したずれを積分した結果がPoutとして出力されます。

この回路は電源などが無いので、入力に差電圧がある限り出力は無限大まで(計算機がオーバーフローするまで)上がります。

しかし、実際の回路では位相出力電圧は、三角関数やのこぎり波などの繰り返しの波形になります。これは、位相比較器には0°と360°の区別がつかないからです。

上の回路のE0(電圧依存電圧源)に関数を入れて、出力電圧を細工します。

回路ではうまく出来なかったので、ネットリストを直接いじりました(赤字のところです)

cc0 po1 0 1e-6

gg0 po1 0 f1 f2 1

ee0 pout 0 value=atan(tan(m_pi*v(po1)))/m_pi

余談ですが、CADも便利になって来ているのですが、簡単な変更ならテキストを直接いじったほうが断然早いです。

Poutにのこぎり波が出るようになります。

PLLは時間に関連する操作をする回路なので、結構理解しにくし、実回路のまま過渡解析をすると時間がかかる嫌な回路の部類に属しているのですが、ビヘイビアモデルを使うことで、解析時間も短くなるし、理解も簡単になると思います。

次回は、VCOをモデル化して、位相比較器を含めたPLL全体の動作を説明したいと思います。 (美斉津)

bookmark_border負帰還 (3)

少し間が開いてしまいましたが、今回は前回触れなかった「ゲイン余裕」とか「位相補償」について話してみたいと思います。

まずは「ゲイン余裕」が無い場合、どんなことが起きるかを紹介します。

上のボード線図は、位相余裕は90°以上あり十分ですが、ゲイン余裕は9dB程度しかない状態です。

この状態で出ループを閉じてアンプの入力=>出力の周波数特性を見ると、ゲイン余裕が少ない周波数(この例では2MHz以上)にピーキングが発生します。

アンプの出力波形は、一見よさげに見えますが、拡大してみると・・・

ゲイン余裕が確保できているときの波形(赤色)に対して、ゲイン余裕がないときの波形(青色)は歪んでしまっています。

現実の回路では、ゲイン余裕だけがなくなるケースは少ないため位相余裕の方に注意が行きますが、ゲイン余裕も目を配らないと後で痛い目を見ます(汗)。

続いて位相補償について触れたいと思います。

たいていの負帰還回路は上の様な構成になっています。制御したい成分を”検出回路”で検出し、目標値と比較した後、平滑化して元のアンプの反転入力に戻します。平滑化は無くてもすむ場合もありますが、帰還回路で発生した雑音を除去するためにLPF(Low Pass Filter)を入れるケースがほとんどです。

出力電圧の平均をある値に制御する(一致させる)ときなどは、平均値を検出するためにLPFを使います。このような場合、検出回路と平滑回路の両方に位相が遅れ、位相余裕がなくなりループが不安定になり、リンギングが発生します。

これを改善するためには平滑回路と(平均値)検出回路の時定数を”大きく離すこと”が有効です。

青の線の場合は、2桁しか時定数に差が無いのですが、赤の線では、4桁の落差を時定数につけています。

時定数に落差をつけることで、リンギングはなくなります・・・しかし、収束するのに時間がかかるようになってしまいます。

別の方法で、位相余裕を改善するには”位相戻し”回路を使う方法があります。

上は普通の平均値検出回路(単なるRCのLPFです)ですが、下は位相戻し回路を追加した平均値検出回路です。

抵抗R2が追加されただけなのですが、R2とC1が微分回路になっているため位相が進み、遅れていた位相を補正することが出来ます。

位相戻し回路が入った赤線は位相余裕も多く確保できていて、リンギング量が少なくなっていることが分かります。

位相補償の方法として”時定数を大きく離す”、”位相戻し回路を入れる”の2種類を紹介しましたが、後者のほうが応答速度(収束)を遅くすること無く安定動作をするので広く使われています。

負帰還回路を安定動作させるためには”位相が0°の時に利得を正にしないこと” が基本なので位相補償のやり方は様々ですが、負帰還回路に共通して言えるポイントは以下の2点です。

     ✔ 検出は迅速に。

     ✔ 比較結果はゆっくり戻すこと。

会社や組織をうまく機能させるコツも負帰還回路と一緒で、”情報を迅速に集めて、的確に判断し、じっくりと実施する”こと、すなわち、”位相余裕を確保すること”ではないかと思います。

次回はPLLの話を始めたいと思います。